과목명: 디지털 논리회로 설계 실습
학번: 2025046435
이름: 백윤재
제출일: 2026년 10월 29일

1. 실습 목적
13비트 입력 벡터(vt) 내에 포함된 '1'의 개수를 실시간으로 카운트하는 조합 논리 및 순차 회로 구조를 이해한다.
인에이블(en) 신호에 따른 동작 제어(비활성화 시 출력 차단, 활성화 시 연산 결과 출력)를 구현한다.
VHDL 언어를 이용한 하드웨어 설계 방법과 Logisim을 통한 회로 구현·시뮬레이션 검증 과정을 익힌다.

2. 설계 내용 및 VHDL 코드
en = 0일 경우: 7세그먼트 디스플레이 출력을 모두 소등("0000000")한다.
en = 1일 경우: 카운트된 개수(0~13)에 따라 7세그먼트 세그먼트 패턴(seg)을 매핑하여 출력한다.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity VHDL_1 is
    Port (
        vt  : in  STD_LOGIC_VECTOR(12 downto 0);
        en  : in  STD_LOGIC;
        seg : out STD_LOGIC_VECTOR(6 downto 0)
    );
end VHDL_1;

architecture Behavioral of VHDL_1 is
begin

    process(vt, en)
        variable cnt : integer range 0 to 13;
    begin
        cnt := 0;

        for i in vt'range loop
            if vt(i) = '1' then
                cnt := cnt + 1;
            end if;
        end loop;
```

```
        if en = '0' then
            seg <= "0000000";
        else
            case cnt is
                when 0  => seg <= "1111110";
                when 1  => seg <= "0110000";
                when 2  => seg <= "1101101";
                when 3  => seg <= "1111001";
                when 4  => seg <= "0110011";
                when 5  => seg <= "1011011";
                when 6  => seg <= "1011111";
                when 7  => seg <= "1110000";
                when 8  => seg <= "1111111";
                when 9  => seg <= "1111011";
                when 10 => seg <= "1110111";
                when 11 => seg <= "0011111";
                when 12 => seg <= "1001110";
                when 13 => seg <= "0111101";
                when others => seg <= "0000000";
            end case;
        end if;
    end process;

end Behavioral;
```

3.Logisim 회로 구현 및 하드웨어 구성

입력부: 13비트 입력 핀 vt와 1비트 인에이블 핀 en을 구성하고 스플리터를 통해 비트를 분할하였다.

가산기 트리 (Adder Tree): 1비트 연산기부터 시작해 계층적으로 비트를 확장(extend)하며 13개 비트의 '1' 개수를 정확하게 합산하도록 구성하였다.

제어 및 출력부: MUX를 활용하여 en = 0일 때의 상수(0x0)와 최종 가산기 출력 결과를 스위칭하였으며, 최종 4비트 결과를 Hex Digit Display (또는 7세그먼트)에 연동하여 시각적으로 검증하였다.

4.고찰 (Conclusion)

이번 실습을 통해 VHDL의 process, for loop, case 문을 활용한 조합 논리 회로 설계 방법을 숙지할 수 있었다.

또한 VHDL로 작성한 논리적 알고리즘을 Logisim 상에서 가산기 트리와 MUX, 디스플레이 컴포넌트를 이용해 물리적인 하드웨어 회로로 구체화하고 검증하는 전 과정을 성공적으로 완수하였다.